以相关性功耗√分析为代表的旁路攻击技术对密码设备的安全性造成严重威胁, 针对这种情√况, 本文提出了一种々新型的抗相关性功耗攻击的掩码防护方案.该方案是一种流水线式的"非对称掩码技术", 通过流水线式操作, 使得加密过程中的每一轮都引入了不同的随机掩码, 功耗和操作数之间的相关性被扰乱, 从而抵御●相关性攻击.我们通过功耗仿真, 采集了∞标准DES、对称掩码方案及本文提出防护方案对应的功耗仿真曲线, 并】对其进行相关性功耗攻击.实验结果∑表明, 标准DES需要1 000条可以攻击成功, 对称掩码方案需要4 000条功耗曲线可以攻击成功, 非对称防护方案则需要50 000条曲线才能攻击成功■, 防护能力提升了10倍以上, 掩码方案可以∞有效抵抗相关性功耗分析.

卷积神经网络是深度学习的一种重◥要模型, 广泛应用于图像处→理等领域.常用的神经网络模型因结构复杂, 参数众多, 不适于放在移动端运行.本文基于模块化和硬件复用的思想, 给出了一种基于FPGA的手写数字字▓符识别网络的硬件实现, 基于MobileNet的原理改进ㄨ结构, 在实现了算法硬件加速的同时, 有效地降低了网络的参数数量和整体运算量.基于MNIST数据集的实验结果表明, 对比传统结构的神经网络, 改进结构的参数量减少了23.26%, 计算量减少了◣31.32%, 在保持速度不变▓的前提下, 用更少的资源和更低的功耗实现了整个网络.

由矢量心电图衍生标准十二导联心电图的传统方法是Dower转换, 由于模型过于简单, 在心电图细节方面重建效果不佳.为了提高衍生效果, 提出一种基于卷积神经网络的衍生方法.首先采用卷积自编码器获取Frank正交导联心电图的↘高级语义, 然后利用卷积神经网络实现从编码层重建标准十二导联心电图.最后采用R2和相关系数作为评判标准来分析结果, 均明显优于传统算法, 这充分证明了采用卷积神经网络衍生心电图这一方法的有效性和优异性.

本文提出一种多协议, 可变位宽发射机系统, 最高数据位宽40 bits, 最高数据速率10.312 5 Gbps.整个系统由归一化数据位宽(Normalization of Data Width, NMDW)变换电路, 40:1合路器(MUX), 时钟分布电路及3抽头前馈均衡器(Feed-Forward-Equalizer, FFE)组成, 文章中提出◇了改进的40:1 MUX电路结构.本文采用SMIC 40 nm CMOS工艺, 电源电压1.1 V.发射机(Transmitter, TX)整体功耗34mW@10.3125 Gbps, 信道前差分输出眼图最大幅度大ξ于800 mV.同时, 本发射机支持4种不同协议, 7种不◣同数据速率, 9种工作状态＠ , 工作温度范围-45℃~125℃.

针对常关即开型应用, 本文利用RRAM的多值存储特性, 提出了一种基于多值RRAM (MLC)的高能效非易失↑性SRAM (nvSRAM)单元电路.通过引入新型的多比特数据备ζ　份电路, 本文提出的MLC-nvSRAM单元实现了将2-bit SRAM数据值同时备份到一个四ζ值RRAM中, 明显减小了电路中RRAM的器件个数和平均写入电▽流, 进而有效降低了数据备份能耗.仿真结果表明, 与传◥统基于单值RRAM的SLC-nvSRAM单元相比, 所提出的MLC-nvSRAM单元在保持正常SRAM高读写性能的基础上, 数据备份能耗和系统盈亏时间的降幅分别高达76.80%和74.01%.

针对传统★的高斯-拉普拉斯(LOG)算子处理图像边缘存在各向同性特点的问题, 提出了一种各向异性的LOG算法, 使之在图像增强中能自适应地处理各个角度『的边缘.首先在LOG函数的不╳同方向上取不同方差将尺度参数引入函数中, 然后结合几何学, 将角度参数引入带有尺度参数的算子中, 最后根据▲每个像素点的梯度值来确定尺度参数和角度参数的值, 得到各向异性的LOG算子.仿真结果表明, 各向异性的LOG算子, 在峰值信噪比、结构相似性和均方误差方面均优于各向同性的LOG算子, 各向异性的LOG算子对噪声的抑制效果更好, 图像边※缘细节保留的更多.

为了更好地求解约束优化问题, 提出了一种新的差分进化算法.首先该算法利用两个变异策略平衡局部⌒搜索与全局搜索.其次用可行性规则选出新种群, 并利用替换策略替换新种群中的较差个体.然后使用一种劣解变异机制, 对最差个体进行变异以保持种群多样性.最后引入自适应参数控制机制, 增强算法的鲁棒性和适应性.为了验证该算法的有效性, 算法测试←了10个标准约束▽优化问题和10个工程约束优化问题, 实验结果表明, 该算法求解精度较高、具有较快的收敛速度和较ξ　强的鲁棒性.

在端到端深度图像分割网络︾训练时, 常出现前景和背景区域相差巨大的情况, 造成目标特征学习不足而背景特征学习过度.对此提出一种基于代价敏感╲学习的目标函数∑构造方法:借鉴难例挖掘ω　思想, 使用表征难易程度的Focal因子对样本训练误差加权处理, 有效抑制无◆效率学习; 仿人类视觉系统引入感受野因子, 兼顾上下文信息.在医学影像数据集上对方法的有效性和可扩展性进行了测试.结果表明, 新方△法有助于提升网络对于小目标的检◆出能力, 同时分割结果更贴合目标轮廓.

对于不带防护的ZUC算法硬件实现, 容易DPA攻击☆的影响.为此提出了基于二阶算术加、有限域sbox二阶全掩码、sbox固定掩码以及伪轮防护方案的ZUC算法防护方案, 理●论上可以抗二阶DPA攻击, 在FPGA上对其进行了实现, 并在硬件实现进行了一定的优化, 节省了功耗和面积.我们通过FPGA功耗采集平台, 采∩集带防护的ZUC算法硬件实现的功耗曲线, 对其进行DPA攻击, 没※有攻击出正确密钥, 表明我们的防护方案々实际有效, 大大增加了功耗分析攻击的难度卐.

在某些无法采用常规CTS试验方法确定投放物与载机能否安全脱离的试验要求下, 就需要采用光学测量的方法进行自由投放试验获得投放物与载机的分离过程, 以判断投放物是否能够与载机安全分离.本文采用了一种基于SFM (Structure From Motion)算∏法的高速视频测量方法, 首先对模型表☆面标志点检测并匹配, 进而采用三角测量原理计◤算出模型质心位置, 实现了对自由投放亚音速风洞试验中模型下落轨迹的捕捉和计算过程.

Flash存储器快速发展得益于便携式设备的进步, 而pFlash存储器因编程电压低、功耗小并可以有效抑制带-带隧道效应而被广泛应用.由于可靠性和成本是衡量所有存储器设备性能的两个关键指标, 本文提出了一种高效的pFlash故障测试算法来减小存储器的测试成本并保证其故障覆盖率.通过改变写入的测试向量以及写入的方式●来准确定位pFlash存储器的故障≡.测试效率较于March-like算法提高了33%, 且故障覆盖率仍然为100%.此算法用于开发∏pFlash内建自←测试电路(BIST, Built-in Self Test)可以适当减少其硬件开销, 用于测试机台可以减⊙少测试时间.

为解决目前〓星载固态存储系统通用性差的问题【√, 采用标准片上总线(APB总线)架构以及引入参数配置层的方法, 设计了一种通用星载固态存储控制器.该设计可支持不同↘FLASH芯片厂家、不同FLASH芯片容量, 以及不同叠装构型的NAND型FLASH存储阵列, 从而实现一套代码可适应多种工程任务需求, 可有效降低开发成ζ　本、缩短开发◢流程、提高开发效率.方案支持FLASH读写、擦除、复位等功能, 并具备坏块管理机制【, 可以有效地▓增强系统的稳定性和提高存储效率↓.实验结果表明, 系统支持最大写入速率达到100 Mbps、容量可达256 Gbit, 并能够适配不同FLASH芯片构型以及兼容主流的宇航级FLASH芯片.

针对面向机器学习的高性能单指令多线程(Single Instruction Multiple Threads, SIMT)处理器提出了结构简单且高效的调度机制, 支持4个区块、8个warp、64个线程的并行运算, 并采用两种可配置调度模式相结合的动ζ　态调度方式.该设计使用◣可综合的Verilog HDL语言实现其硬件电路, 并搭建︽基于FPGA的验证♂平台对整体电路进行功能验证, 结果表明, 本文设计的调度机制满足SIMT处理器需求, 且该调度机制使得处〖理器整体性能提升了82.17%.在Xilinx公司的FPGA芯片xcvu440-flga-2892-2-e上综合↑最大时钟频率可达到181 MHz.

针对行人再识别易受遮挡, 光照、视角等非理想条件变化的影响, 提出一种嵌套池化三元组卷积神经网络.它在均方根池化后依次添加平均池化和最大池化※提取全局特征, 并通过最短路径损失◥自动对齐局部特征.然后■采用改进型Log-logistic函数代替传统三元组损失函数训练网络, 得到与局部特征联合优化的全局特征.在Market-1501、CUHK03和VIPeR数据集∞上的识别率都比基于传统方法的提高了5%以上.实验结果表明, 本文提出的嵌套池化三元组卷积神经网络, 能有效解决非理想自然条件下存在的部分遮挡、分辨率低和旋转变化等问题, 同时具有良好的泛化能力和适用范围.

针对机器学习中出现的大数据量运算的问题, 自主研发了一款高性能SIMT (Single Instruction Multiple Threads)架构处理器.采用特殊的四级流水线结构, 通过可综合的Verilog HDL语言∩对电路进行描述, 完成了→数据的多线程并行运算.在XiLinx公司VirtexUltraSacle系列的xcvu440-flga2892-2-e FPGA上搭建仿真验证平台对整体电路进行功能验证, 结果表明, 本设计电路满足多线程并行处ㄨ理机制.采用SYNOPSYS公司Design-Compile在SMIC 65nm CMOS工艺标准单元库进行综合验证, 系统时钟最高工作频率为370 MHz, 系统最大功耗为4.251 mw.

为了提升超结器件在空间辐照环境下的可靠性, 针对∏额定电压为700 V的超结器件提出了一种新ぷ型结构.加固的结构在标准SJVDMOS平面栅的基础上刻蚀掉部分栅极, 同时引入了一个肖特基接触♂来提升器件的抗单粒子能力.2D synopsyssentaurus TCAD对器件进行了仿真建模, 并通过单粒子的瞬态仿真来评估器件的SEE性能, 仿真结果表明加固之后的器件在单粒子效应下的整体安全工作▽区大幅增加, 器件抗单粒子烧〗毁和抗单粒子栅穿的能力都明显提升, 同时新型结构的电学性能也维持了良好的水平.

针对数字信号︾传输过程中的码间干扰问题, 提出了门控递归单元神经∞网络坐标变换盲均衡算法(GRUNN-CT-CMA).首先, 在递归神经网络基础上加入门控结构, 使门控递归单元神经网络(GRUNN)对长时间跨度信息的感知能∑力更强、记★忆力更持久.其次, 在GRUNN中引入坐标变换得到的盲均衡算法, 进一步降低了稳态误差、加快了代价函数收敛速度.结果表明, 与常模盲均衡算法(CMA)和延迟单元递归神经网络盲均衡算法(BRNN-CMA)相比, GRUNN-CT-CMA在均¤衡高阶多模信号时, 稳态误差ξ最小、收敛速度最快、输出信号星座图最清晰.

WAT (Wafer Acceptance Test, 晶圆允收测试)是晶圆在完成制造后必须通过的一项▂电学测试.本文提出了一种基于随□机森林的良率诊断方法, 使用随机森林算法对来自可寻址WAT的测试数据建立分类模型, 并从中提取关键规则.提取出的规则集合可以♀帮助分析人员快速、准确地对生产中导致低良率的根本原因进行定位、分析, 对于良率提升有着重要意义.在真实可寻址WAT测试数据集上应用本文提出的方法, 得到的规则集合在分类性能上较基于々决策树的方法有着更好的表现.

在传统平面栅IEGT器件基础上, 设计了一∴种复合栅结构IEGT器件, 器件兼容了电子注入增强和载流子存储层技术.器件纵向延展的沟槽栅◥增加器件有效栅极长度→而不额外增加栅极面积, 提高N-漂移区内部的载流子浓度.沟槽的存ㄨ在能够减小P型▓基区侧面的电场强度, 改善由于N型阻挡层浓度过高造成的器件耐压的跌落, 从而进一步提高表面载流子浓度, 最终降低器件饱和压降.器件具有两种不同厚度的栅氧化层, 靠近P型基区采用薄栅氧化层以保持器件正常的阈值电压, 其余大部分栅极区域采用厚栅氧化层以降低器◥件电容, 减小开↘关损耗.

关键词识别系统是智能语音交互系※统的重要组成部分.本文使用Google语音命令数据集, 探索使用传≡统卷积神经网络和深度可分离卷积神经网络在关键词识别任务中的应用, 对两种卷积神经网络模型从识别率、计算量、内存消耗进行№对比, 并提出适用于受限设备的低资源、较高识别率的网▆络模型.实验结果显示无论传统卷积神经网络还是深度可分离卷积神经网络在关键词识别任务中的表现都优于传统的的隐马尔科夫模型和全连接深度学习模型, 而深度可分离卷积神经网络进一步优于传统卷积神经网络.