量子计算模拟平台是运行在传统计算上具备量子计算功能的系统，是量子计算领域重要的研究工具.在目前量子计算机发展不成熟的阶段，是ω业界推动量子计算软件、算☆法和硬件发展的有效途径.面向不同需求的用∩户类型，将量子计算模♂拟平台分为了三类，分别为：量子云服务模拟平台、本地〗运行的量子计算模拟平台和后端支持真实量子计算机的量子云平台.每一种类别选取了几种典型的平台进行了分析，总结了量子计算模拟平台发展的特点和趋势，提出了未来应重点发展的方向和解决的问题，并且提供了量◣子计算平台的选取建议.

针对原始萤火虫算法(Firefly Algorithm，FA)易陷入局部最优、求解精度低，双支持向量机(Twin Support Vector Machine, TWSVM)参数选择困难的问题，提出基于改进萤火虫算法(DEFA)的双支持向量▅机模型(DEFA-TWSVM).首先，对原始萤火虫算法』进行改进，得到DEFA算法：在萤火虫位置①更新公式中结合动态惯性权重，自适应地调整步长控制因子来快速搜索全局和局部最优解，对每次移动后的萤火虫群融入差分进化算法(Differential Evolution，DE)策略，保证种群迭代多样性，通过基准测试函数的仿真结果表明改进后的算法全局寻优能力强，不易陷入局部最优.其次，利用DEFA算法优化TWSVM的参数.最后，在UCI数据集↑进行测试，得到DEFA-TWSVM和其他模〇型的分类准确率.通过比较发现：DEFA算法可以在训练过程中自动确定TWSVM参数，解决了TWSVM参数选择盲目※的问题，平均分类准确率相较其他模型提高了2到5个百分点.

针对边缘计算环境下，任务卸载过程中任务的动态到达性和信道条件的不确定所引起的平均时延和能耗的优化问题，提出了一种→基于李雅普诺夫优化的任务卸『载优化算法.首先，采用李雅★普诺夫优化方法把原问题转变为确定性的优化问题，将终端设备中待卸载的任务队列按照优先级传输至缓存基站，并对任务卸载过程中的队列长度进行约束和建模，使得队列长度可控，从而保证系统稳定∑　性.其次，结合遗传算法正反馈机制、快速收敛性和蚁群算︾法全局快速搜索能力、求解精度效率高等优势，对缓存基Ψ站中带有优先级约束队列的实际状㊣态来寻求近似最优的卸载路径，以便高效的将任务卸载到合适的〓移动边缘计算(Mobile Edge Computing，MEC)服务器中.最后，根据任务队列的约束和卸载路径的优化结果提出了一种启发式全局优化任务卸载算法.经过实验仿真，所提算法与现有的EEDOA研究方法相︽比，合理地约束队列长度▼与选择近似最优路径可有效降低任ζ　务的卸载能耗.

目前临床上通常通过观察CT图像或MRI图像诊断椎间盘疾病.CT图像较MRI图像成本低、成片速度快，但存在对①比度低，椎间盘病『灶区模糊，边缘◤不明显等问题.针对以上问ξ　题，提出一种改进的SRGAN网络的CT图像增强∮方法.该方法使用自适应分◇割融合方法做图像预处理，在SRGAN的生成器中引入注意力机制；同时加入边界损失函数，使增强后的CT图像的病灶区更加清晰，边缘更加明①显。该方法在河南省人民医院提供的真实头颈CT图像和MR图像上进行实验，选用经典︽的图像增强算法和目前最新的图ω像增强算法做对比，对增强后CT图像进行客观评◇价，同时由两名临床医生通∮过5分制图像质量评估标准对增强后的CT图像进行主观评估.结果显示：该方法显著提升了CT图像的SSIM、PSNR、信息熵、边缘↓强度和平均梯度，同时增强后的CT图像病灶区更加清晰，边缘更加明显，医生也对增强后的CT图像有很好的评估.

针对动态抓取环境中最优抓取点选取不稳定、抓取角度不准确的问题，提出一种基于角度约束与高斯化质量图的抓取检测方法.首先，将抓取↓角度按角度取值划分为多个类别，约束类别内角度取值范围，解决因密集标注导致的像素级标注丢失问题；再经形态学开运算方法过滤角度图中由于多个标注堆叠产生的碎片，得到标注〓一致性更强的抓取角度图.其次，利用高斯函数优化抓取质量图，突出可抓取区域中心位置的重要性，提升最优抓取点选取的稳定性.最后，在全卷积网络的基卐础上，引入抓取点和抓取方向注意力机制，提出融合注意力╲的生成式抓取检测网络(Attentive Generative Grasping Detection Network, AGGDN).在Jacquard仿真数据集上的实验结①果表明：该方法的检测准确率能够达到94.4%，单次检测时间★为11ms，能有效提升对复杂物体的抓取检测能力，且具有较好的实时性.对真实环境中不同姿态摆放的异形目标抓取实验结果表明：该方法抓取成功率能够达到88.8%，对训练集中从未出现的新目标有较强的泛化能︻力，能够应用于机器人抓取的相关任务.

目前视觉跟踪技术易忽视人物与场景图之间的联系、以及缺少对联合注意力的分析和检测，导致检测性能不理想.为此提出一种基于时空注意力机制和联合注意力的视觉凝视目标跟踪方法.对于给定任意一幅图像，利用』深度神经网络来提取人物的头部特征后，加入场景和头部之间的交互△可以帮助增强图像的显著性，并引入一个强化注意力模块来过滤掉深度和视野上的干扰信息.此外，将场景▓中其余人物的注意力也考虑进所关注的区域，通过注意推送来增强标准显著性模型.加入时空注意力机制后，可以有效地将候选目标、目标注视方向和时间帧数约束结合起来，达到识别『共享位置，利用显著性信息能够更好地检测和定︾位联合注意力.最后将图像中的注意力以●热力图的形式可视化.实验表明：该模型能够有效地推断视频中的动态注意力和联合注意力，且效果良好.

围绕时间敏感网络的高ㄨ可靠性需求，针对︽现有冗余技术不能为不连续的多个单节点故◥障提供高可靠性保证的问题，开展了时间敏感网络路径动态冗余技术研究，设计了一种基于IEEE 802.1CB协议和IEEE 802.1Qcc协议的路径动态冗余策略.在网络存在两条不相交冗余路径进行无缝传输的基础上，首先用序列恢复功能中改进的动态可变长滑动窗口VariableVectoryRecovery算法进行帧的复制、删除和节点故障①检测, 并上报告给集中式网络配『置管理节点；其次提出了多目标优化BackupReroute模型，从时延和带宽两方面对修复路径做优化，并用遗传算法求解，在保↑证网络可靠性的同时尽量降低网络负载，动态重组冗余系统.通过理论分析证明了该路径动态冗余策略可以为不连续多节点故障提供高可靠性保证；并将BackupReroute模型与其◥他选路算法对比，得出其求出的路径整体性能更优；最后在OMNeT++上将VariableVectoryRecovery算法进行仿真实验，结果证明其可以有效降低丢包率.

流量调度是时间敏感网络(Time Sensitive Networking，TSN)技术的核心.在大型工业嵌入式系统应用中，TSN流量调度的设计和仿真阶段需要对链路、流、门控等调度信息进行复杂且苛刻的配置.现有的基于仿真框架的配置方法多采◣用手动配置，这阻碍了这些框架对大型TSN网络的适用性.基于TSN强实时流量传输机制和NeSTiNg(Network Simulator for Time-Sensitive Networking)框架，提出一种适用于大型网络的强实时流量调度和自动配置方法.首先，该方法区别于传统的手动配置输入方式，实现了对流偏移、门状态和路由表等信息的自动配置; 其次，该方法提取了流的端到端时延，验证了大型网络中TSN传输的强实时性↘→; 最后，通过计算拓扑变化后选择新路径的运算时间，评估了该方法对动态拓扑的适用性.结果表明：该方法保证了大型网络中大量流传↘输的强实时性，且当拓扑改变时，相比于静态路由有更低的运算时间.

自然场景下的文本检测技术是多种工业应用的前提，但常用检测方法的准确率不佳.为此提出一种基于文本▽强化与多分支卷积的▃神经网络方法，用于检测自然场景中的图片文本.首先，在主干网络前加入文本区域强化的网络结构, 在浅层网络提高文本区域的特征值，加强网络对文本特征的学习能力并抑制背景特征的表达.其次，针对场景文本高宽比差异大的特点，设计多分支结构的卷积模块，用接近文本形状的卷积核来表达差异化ξ的感受野↑，并通过轻量级的注意力机制，补充网络对通道重要性的学习，其参数量仅为通道数的六倍.最后，改进损失函数在分类损失和检测框损失上的计算公式，对文本像素进行加权并引入覆盖预测框和标签框的最小矩形来表达重合度，提高网络在文本数据集上的训练有效性.消融实验和对比实验的结果表明，该方法的各个改进措施有效，在ICDAR2015和MSRA-TD500数据集上的分●别取得了83.3%和82.4%的F值，同时在模糊文本、光斑文本和密集文本等困难样本的检测对比中表现较好.

现有的视觉目标跟踪研究主要集中在跟ω　踪性能的提升，计算量普遍过大，难以在计算资源有限的嵌入式计算平台上实时运行，严重影响了跟踪算『法的实际应用.对现有的跟踪算法ξ进行了分析，提出了一种改进的高速核化相关跟踪算法.一方面，采用线性核函数解决相关运算中核函数计算量大的问题，另一方面，对算法流程进行优化，将多个傅里叶变换计算放在算法初始化阶段，从而避免在跟踪过程中进行运算量较大的傅里叶变换计算.综合⊙上述措施，将原来ぷ的每次跟踪主循环需要计算十次∏傅里叶变换(FFT)减少到三次FFT.并通过定量实︽验分析验证，在跟踪性能基本不变的情况下，将速度提升ξ　到原来的4-5倍.提出的方法大幅降低了高性能跟踪算法的计算量，在计算性能有限的嵌入式计算平台上有着良好的应用前景.

随着模拟电路的集成度和复杂◤度越来越高，提取其响应的特征信息也变得愈加困难.为解决提取故障信息的难题，提出将变分模态分解(variational modal decomposition，VMD)和复合多尺度排列熵(compound multi-scale permutation entropy，CMPE)相结合的算法构建故障特征向量，并且依靠麻雀搜索算法优化支持向量机(sparrow search algorithm-support vector machine，SSA-SVM)完成故障的分类。首先，通过PSPICE软件采集故障》时的原始信号，并被VMD处理成多组含有原》始信号特征的本征模态ぷ函数(intrinsic mode function，IMF)分量. 其次，计算出前3个IMF分量的CMPE值，归一化▅处理后作为故障特征向量.最后，在分类器中训练和测试.仿真测试显示本方案最终诊断▓正确率可达99.67%，对比其它方案能够有效提高故障诊断效率，是一种可行的模拟电路故障诊断思路.

介绍≡了一种低输入偏置电流仪表放大器的设╲计.主要采用∴超β NPN输入器件并配合一№种改进型的偏流自补偿√结构，即通过在偏流补偿网络中使用一个横向PNP型器件替换PJFET器件的方法，以防止PJFET器件高温下栅漏电流对电路造成的影响，实现pA量级的极低输入偏置电流和pA/℃量级的偏流〒温漂系数.基于兼容金〖属薄膜电阻的40V单╱铝双极工艺，在保证低增益误差、低失调电压和高共模抑制比→的同时，该电路具有较高的输入阻抗，适用于数据采集系统中对小信号的提取和放大.测试结果显示，改进后的仪表放大器常温下的输入偏置电流为0.69nA，输入失调电流为0.12nA，输入失调电压为21.54μV，增益G=100时的增益误差为0.05%，共模⌒　抑制比为119.41dB.

介绍了一种基于4脉冲幅度调制(PAM4)SERDES接收※机中的专用数字信号处理器(DSP)，主要解决高速串行接口中在50~64 Gb/s的超高速传输速〖率和20~30 dB大幅度信道衰减下的数据恢复问题.该DSP的32路并行结构使系统能够处理50~64 Gb/s的高速数据信号; 同时，应用了16-tap的ζ　前馈均衡器(FFE)，解决了20~30 dB大幅度信道衰减下的数据恢复问题; 运用了最小均方算法(LMS)的自适应算法与FFE结合使用，使其能够在不同的信道ω衰减下都能够自适应的找到最佳的高频补偿并消除传输信道Ψ 所产生的衰减影响和码间干扰(ISI)问题; 同时，为∏解决传统判决反馈均衡器(DFE)在实现并行结构时带来的反馈环路的时序紧张ξ问题，采用了预判决式结构◥改良的DFE，其级联在FFE后用来消除剩余的ISI并判决出正确数据信号从而配合FFE均衡恢复出原数据信号.该DSP架构在通过仿真验证后利用28nm CMOS工艺进行了加工制造，通过仿真验证和测试验证发现其能够在50 Gb/s的传输速♂率和20~30 dB信道∏衰减下达到良好的均衡效果.最终的DSP芯片面积〓为2.02 mm²，误码率最低到5.21e-9.

基于深度学习的OCR模型通常由CNN和RNN/LSTM构成，模型计算量ぷ大、权重参数多，导致在边缘设备上推理需要大量的①▲计算资源才有可能达到性能要求Ψ 】.CPU和GPU这样的通用处理器无法↓同时满足处理速度和功耗要求，并且成∏本非常高.随∩着深度学习的普及，神经处理单元NPU在许多嵌入式和边缘设备中变得普遍，它具有高吞吐量的计算能力来处理神经网络所涉及的矩阵运算.以基于CRNN的OCR模型为例，面向AIoT芯片给出一个解决方案，通过剪枝和∞量化两种压缩算法降低网络参数冗余度】，减少计算开销但仍能得到一个准确↘性和鲁棒性高的压◥缩模型♀，使得模型能够「部署在NPU上.实验结果表明：对剪枝微调后的模型进行参数量化，稀疏度为78%量化后的模型精度降低不超过3%，模型大小从15.87 MB压缩为3.13 MB，将压缩后的模型部署到NPU端，与在CPU和GPU上的实现相比」，NPU在延迟上分别〓实现了28.87倍和6.1倍的加速.

为了能够》为flash型FPGA中的flash开关单元提供稳定的擦ぷ除、编程和读取操作电压，基于0.11 μm 2P8M flash工艺，设计了一款用于flash型FPGA的配置电路.根据flash cell的操作条件和flash型FPGA的特点设计了层次化的字线电路、带校验功能的位线电路、低纹波的电荷泵电路、多级的电平转█换电路、灵活的衬底卐电压电路以及配置控制电路.该配置电路是执行配〗置算法流程的基础，为flash型FPGA配置过程中的↓flash cell提供了高精度和稳定的操作电压，保证了flash cell在擦除和编程后的阈值电压分布的一致性, 使flash型FPGA的性能得以充分发挥.仿真结果表明：擦除时字线的驱动能力为1.2 mA，输出电压-10.5 V，误差小于±0.1 V，建立⌒　时间为11.2 μS; 位线驱动↑能力为1.2 mA，输出电压8.8 V，误差小于±0.1 V，建立¤时间为7.5 μS。编程时字线的驱动能力〒为1.2 mA，输出电压9.8 V，误差小于±0.1 V，建立时卐间为2.3 μS; 位线驱╱动能力为4.4 mA，输出电压-8.0 V，误差小于±0.1 V，建立↑时间为2.5 μS.设计满足了flash cell的操作条件，最终实现对350万门flash型FPGA共26 836 992 bits(2 912 bl*9 216 wl)码流的配︼置.