--> -->

  • <tr id='xoOrmG'><strong id='xoOrmG'></strong><small id='xoOrmG'></small><button id='xoOrmG'></button><li id='xoOrmG'><noscript id='xoOrmG'><big id='xoOrmG'></big><dt id='xoOrmG'></dt></noscript></li></tr><ol id='xoOrmG'><option id='xoOrmG'><table id='xoOrmG'><blockquote id='xoOrmG'><tbody id='xoOrmG'></tbody></blockquote></table></option></ol><u id='xoOrmG'></u><kbd id='xoOrmG'><kbd id='xoOrmG'></kbd></kbd>

    <code id='xoOrmG'><strong id='xoOrmG'></strong></code>

    <fieldset id='xoOrmG'></fieldset>
          <span id='xoOrmG'></span>

              <ins id='xoOrmG'></ins>
              <acronym id='xoOrmG'><em id='xoOrmG'></em><td id='xoOrmG'><div id='xoOrmG'></div></td></acronym><address id='xoOrmG'><big id='xoOrmG'><big id='xoOrmG'></big><legend id='xoOrmG'></legend></big></address>

              <i id='xoOrmG'><div id='xoOrmG'><ins id='xoOrmG'></ins></div></i>
              <i id='xoOrmG'></i>
            1. <dl id='xoOrmG'></dl>
              1. <blockquote id='xoOrmG'><q id='xoOrmG'><noscript id='xoOrmG'></noscript><dt id='xoOrmG'></dt></q></blockquote><noframes id='xoOrmG'><i id='xoOrmG'></i>
                • 北大核々心期刊(《中文核心期刊要目总览》2017版)
                • 中国科技核心期刊(中国科技论文统计源期刊)
                • JST 日本科学技术振兴机构数据库(日)收录期刊

                留言板

                尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑↑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您︽的支持!

                姓名
                邮箱
                手机号码
                标题
                留言内容
                验证码

                基于Chisel语言的RISC-V处理◥器设计技术

                娄冕 张海金 杨靓 刘思源 赵亮

                娄冕, 张海金, 杨靓, 刘思源, 赵亮. 基于Chisel语言的RISC-V处理器设计技术[J]. 微电子学与计算机, 2021, 38(3): 51-55.
                引用本文: 娄冕, 张海金, 杨靓, 刘思源, 赵亮. 基于Chisel语言的RISC-V处理器设计技术[J]. 微电子学与计算机, 2021, 38(3): 51-55.
                LOU Mian, ZHANG Hai-jin, YANG Liang, LIU Si-yuan, ZHAO Liang. Design of RISC-V processor based on Chisel[J]. Microelectronics & Computer, 2021, 38(3): 51-55.
                Citation: LOU Mian, ZHANG Hai-jin, YANG Liang, LIU Si-yuan, ZHAO Liang. Design of RISC-V processor based on Chisel[J]. Microelectronics & Computer, 2021, 38(3): 51-55.

                基于Chisel语言的RISC-V处理器设计技术

                详细信息
                  作者简介:

                  娄冕 ??男,(1987-),博士,高级工程师.研究方向为嵌入式处理器与SoC设计

                  杨靓??男,(1975-),博士,研究员.研※究方向为计算机系统结构、嵌入式处理器与SoC设计

                  刘思源?? 男,(1990-),硕士,工程师.研究方向为嵌入式处理器与SoC设计

                  赵亮??男,(1984-),硕士,高级工程师.研究方向为数☉字集成电路设计与实现

                  通讯作者:

                  张海金(通讯作者) ??男,(1987-),硕士,工程师.研究方向为嵌入式处理器与SoC设计. E-mail:421461708@qq.com

                • 中图分类号: TN47

                Design of RISC-V processor based on Chisel

                • 摘要:

                  近年来,RISC-V在处理器领域的大行其道,不仅仅在于其开源可扩展的指令集架构属性,同时也得益于加州大学伯克利分校为其量身打造的敏捷化设计语言Chisel,极大降低了处理器设计门槛.本文基于Chisel语言♀设计实现了一款带有扩展指令协处理器的多核RISC-V芯片,相对于传统的硬件设计语言,将硬件IP的设计与集成周期压缩50%以上,并且依靠丰富的模板资源,能够快速完成拓扑互连、时序分割、跨时钟域※转换等影响处理器整体性能的全局性优化设计,将芯片验证与实现的迭代周期缩短30%以上,为开源处理器敏捷化开发探索了行之有效的技术手段.

                   

                • 图 1  RISC-V处理器整体架①构

                  图 2  协处理器集成设计

                  图 3  SoC互连集成设计

                  图 4  基于Chisel的关键路径分割

                  图 5  基于Chisel的跨时钟域同步设计

                  图 6  处理器版图

                • [1] DARPA. DARPA electronics resurgence initiative[EB/OL].[2018-11-23]. .
                  [2] LEE Y, WATERMAN A, COOK H, et al. An agile approach to building RISC-V microprocessors[J]. IEEE Micro, 2016, 36(2): 8-20. DOI: 10.1109/MM.2016.11.
                  [3] BAE G, BAE DI, KANG M, et al. 3nm GAA technology featuring multi-bridge-channel FET for low power and high performance applications[C]//Proceedings of 2018 IEEE International Electron Devices Meeting.San Francisco: IEEE, 2018. DOI: 10.1109/IEDM.2018.8614629.
                  [4] MAHAPATRA A, SCHAFER B C. VeriIntel2C: abstracting RTL to C to maximize high-level synthesis design space exploration[J]. Integration, 2019(64): 1-12. DOI: 10.1016/j.vlsi.2018.03.011.
                  [5] NAN L M, YANG X, ZENG X Y, et al. A VLIW architecture stream cryptographic processor for information security[J]. China Communications, 2019, 16(6): 185-199. DOI: 10.23919/JCC.2019.06.015.
                  [6] 余子濠, 刘志刚, 李一苇, 等. 芯片敏捷开发实践: 标签化RISC-V[J]. 计算机研究与发展, 2019, 56(1): 35-48.

                  YU Z H, LIU Z G, LI Y W, et al. Practice of chip agile development: labeled RISC-V[J]. Journal of Computer Research and Development, 2019, 56(1): 35-48.
                  [7] TERPSTRA W, WATERMAN A, COOK H, et al. Rocket Chip generator githubrepository[EB/OL].[2018-11-23]. .
                  [8] BACHRACH J, VO H, RICHARDS B, et al. Chisel: constructing hardware in a scalaembedded language[C]//DAC Design Automation Conference 2012. San Francisco: IEEE, 2012. DOI: 10.1145/2228360.2228584.
                • 加载中
                图(6)
                计量
                • 文章访问数:  1109
                • HTML全文浏览量:  447
                • PDF下载量:  148
                • 被引次数: 0
                出版历程
                • 收稿日期:  2020-06-18
                • 修回日期:  2020-07-10

                目录

                  /

                  返回文章
                  返回