本文提出了一种面向高密度集成的多通道Mach-Zehnder调制器的驱动器电路结构, 单通道驱动器包含信号均衡器、时钟树模块、时钟延时控制模块和输出摆幅控制模块等电路, 支持各通道25 GHz高速差分时钟延时与驱动器输出摆幅的独立可调, 以及最高25 Gbps的NRZ数字信号传输.基于TowerJazz0.18 μm SiGe BiCMOS工艺, 完成了6通道驱动器的芯片设计.仿真结果表明, 单通道带宽达到17.2 GHz, 最大差分输出摆幅为3 Vppd, Jitter约为8.9 ps, 在2.3/3.6V双电源供电下单通道∞功耗约为646.9 mW.

欧拉数是二值图像重要特征之一, 为进一步提高现有二值图ω　像欧拉数算法的效率, 根据图论中的欧拉定理, 在GRAY提出的基于四方块类型的欧拉数算法的基础上, 提出一种欧拉数计算的FPGA加速设计.充分利用FPGA的并行处理能力, 采用三级流水线的设计进行处理, 使得计算欧拉数的时间▃几乎等于从RAM中读取一幅图的时间, 极大提高了欧拉数计算的速度.最后使用41张随机二值噪声图像进行测试, 结果表明, PC上的先进算法的处理时间随目标像素的密度的改变有很大的变化, 最慢时间为最快时间的5倍左右, 而本文设计的FPGA加速设计中, 处理一幅图像的时间与目标像素无关仅与图片大小有关■, 且与理论上读取一幅图片的时间非常接近, 速度比PC上先进的算法的平均速度快了20多倍, 且成本功耗均∞远低于PC.

为了提高图形处理器的图形绘制能力, 本文设计了一种能够流水处理的图元建立电路, 实现了OpenGL定义的9种图元▲到点、线和三角形简单图形的转换, 可有效降低图形流水线后续单元任务的复杂度㊣」, 提高图形绘制性能.通过虚拟仿真和FPGA原型验证确认, 实现了基本图元的建立功能, 频率能够达到400 MHz以上, 三角形建立峰值可达380 M/s.

为解决现有忆阻器电ξ　路逻辑功能单一与结构简单之间的矛盾, 论文设计Ψ了一种具有可重构功能的忆阻器逻辑电路█.该电路利用忆阻器具有记忆电阻的特性, 通过预置和逻辑运算两个操作步骤, 可以实现大多数的逻辑操作.为了使该电路具备逻辑功能的完备性, 其他未实现的逻辑操作可以采用基于实质蕴涵和非逻辑的逻辑迭代运算来实现; 并通过设计异步时序结构克服电路逻辑的误操︽作, 增强电路⊙稳定性.与其他已提◇出的基于忆阻器逻辑电路相比, 此电路用较少的忆阻器与操作步骤去实现更多的逻辑功能.通过使用P-spice仿真, 验证了逻辑电路的可行性.

为了满足高性能计算机中互连网络的高吞①吐量、低延迟需求, 本文基于阵列波导光栅路由器(AWGR), 提出了一种低延迟的∩光电混合交换的互连网□　络结构.该网络以"天河二号"超级计算机的互连网络拓扑结构为基础, 使用无竞争阻塞的AWGR替代了部分电路由器, 通过改进设计电路由器的光端口来实现与原有高阶路由器内部的电交换方式兼容.在此基础上, 使用OMNeT++软件框架编写了新的光电混合交换网络◣的仿真模型.仿真结果表明, 与原始网络相比, 光电混合交换网络的总延迟降低了8%~10%.

采用XH018 0.35 μm CMOS工艺设计了一种应用于磁阻角度传感器的Sigma Delta调制器.由于实↑际运放的增益都是有限的, 使得开关电容积分器的信号传输函数的极点发生偏移, 进而影响ADC精度, 本文采用有限增益补偿技术减小运放增益对开关电容积分器的》影响.该调¤制器采用两阶1 bit全反馈结构, 信号带宽12 KHz, 采样频率6.25 MHz.后仿结果表明, 在2.5 V电源电压下, 调制器的整体功耗为4 mW.核心电路版图尺寸为0.45 mm×0.3 mm.在-40℃~150℃, 各个工艺角的ENOB ≥ 16.5 bit.FOM=165.

基于FinFET栅电容结构微观物理特性原理, 通过能带结构关系推导了考虑量子效应的栅电容物理模型公式, 使用TCAD搭建了FinFET器件结构, 通过MATLAB仿真出栅电容随栅电压变化的特性曲线, 与理想状态对比得到在反型状态量子效应会使栅电容增大的结论, 量子电容成为影响栅电容大小的主导因素, 同时分析了不同状态下决定卐栅电容的因素, 仿真了不同拟合参数对特性曲线的影响, 为改善晶体管栅电容线性度的研究提供理论依据, 提出的栅电容模型对基于FinFET结构的电路设计研究具有了现实意义.

基于标准CMOS工艺, 提出了一种高精度低功耗的∏温度传感器.通过采用高精度比例电流生成模块、纵向寄生的NPN型双极晶体管以及↙改进的输出端结构等措施, 抑制了电路噪声、提高了Ψ温度到电压的转换精度.基于55 nm CMOS工艺, 采用Spectre工具对电路进行仿真, 结果表明:该温度传感器在-55℃~85℃内灵敏度为3.84 mV/℃, 仿真精度为0.17℃, 电路功耗为130 μA.经过后端物理实现后, 版图面⌒积为325 μm×64 μm.采用STAR_RCXT对＠该电路提参后仿, 得到后仿真精↙度为0.14℃/-0.24℃.

为解决传统Catmull-Rom缩放结构因行列计算量比例不协调导致行/列插值部件长期停顿而造成的性能低下问题, 提出了两种自适应结构.在传统结构的基础上增加三个插值部件, 并结合两种自适应策略, 分配新增插值部件用于行或列插值, 并对㊣　处于工作状态的插值部件的数量】进行调整, 得到两种自适应结构.实验表明:与传统结构相比, 结构一各类资源占用为原来的1~2.5倍, 而性能提高最大为原来的3.99倍, 但仅在缩小时存在性能提升, 适用于仅存在缩小的场合(如纹理的MIPMAP); 结构二各类资源占用为原来的1.7~2.5倍, 而性能提高最大为原来的3.98倍, 在缩小与放大时均存在◎性能提升, 适用于放大缩◣小同时存在的场合(如图像的缩放).

利用硬件和软件协同的设计技术来进一步提高粗粒度可重构加速器在处理循环时的编译时间与面积效率(单位面∮积的性能).在硬件方面将处理单元内部的寄存器堆结构优化, 用旁路互联的方式替代.软件方面基于这种结构∩提出了一种新颖, 高效ω的循环映射算法.该算法相对于同期的研究算法, 极大的缩小了搜索最优解决方案的空间.利用前向贪婪和反向回溯迭代运行, 可以获得快速而又稳定的编译时间, 同时保证了接近最优解的性能.在上述硬件与软件协同的解决方案下, 架构的面积与☉计算效率得到了提升.实∮验数据显示, 将本文的编译框架与最新技术比较, 编译速度可提升1955倍, 面积效率提升到1.36倍.

超混沌系统与ω混沌系统相比动力学特性更加复杂, 但是目前大多数超混沌系统参数范围较小, 提供的密钥空☉间较小, 而且在系统参数发生改变时系统容易跳出混沌状态.针对这个问题▃, 本文提出了一个新的超大◆范围超混沌系统.该系统在参数c属于[1, 10⁷]时都表现为超混沌状态.理论分析了新系统的基本动力学行为, 包括系统相图、平衡点、Lyapunov指数谱和分岔图.本文进一步用FPGA实现了该混沌系统〖, 给出了系统参数ㄨc分别为5、100、1000和10⁵时, 在示波器上捕↑捉到的x-z相轨迹图, 验证了该超大范围超混沌系统的FPGA可实现性.

由于网络数据存在着异构特性, 在网络攻击检测中, 需要使用合』理的方法对异构数据进行整合.我们在文章中提出了两级分段模型对异构数据进行整合并建模分析, 同时讨论了模型在多核条件下的模型分布式并行训练.在实」验部分, 本文介绍了使用的DARPA 1998网络攻击数↑据集, 并分析了不同分段方式下的攻击检测性能.同时, 本文介绍说明模型在多核条件下的并行性能.结果显示, 在面向异构数据时, 两级分段模型相比于无分段的全连接神经网络模型有着更好的检测准确率和召●回率.

由于成像设备的局限和外部环境的干扰等因素影响, 遥感图像在信息数字化和传输过程中常常包含大『量噪声, 导致图像质量下降, 对后续图像处理产生不利影响.本文提出了一种基于卷积神经网〓络的遥感图像去噪算法, 将图像去噪过程作为神经网络的拟合过程, 使用含有批＠量正则化层的深度神经网络, 利用残差学习策略, 可以对多种噪声等级的遥感图像进行去噪处理.实验表明, 本文算法不仅有效提升了去噪效果, 还缩短了网络的训练时间.

本文基于FPGA高层次综合的设计方法〓学, 在ZYNQ-7020上实现了一个卷积神经网络加速器.采用循环展开和并行流水的设计方法对卷积核运算进行优化, 均衡了所占用逻辑资源及运算效率, 从而实现加速器的最优性能.通过MINST数据集在100MHz的工作频□率下对加速器进行性能测试, 结果表明:对单张图片, 该加速器相对于通用平台ARM A9可实现3.77倍加速, 而对1000张图片的流式处▲理可实现高达6.14倍加速.

本文在分析了传ㄨ统LDO补偿方式的基础上, 介绍了一种基于恒β PNP结构的适用于大电流、双极性LDO的稳定性设计技术.该结构有效地克服了传统的靠增大输出电容而牺牲瞬态性能和ESR补偿方式对输出电↑容要求苛刻的缺点.采用∴该结构设计的LDO采用3 μm 18V双极工艺进行了流片验证, 效果显著.

针对自主研发的高性能SIMT处理器中多线程运算时并行数据的快速存取问题, 设计了一种适用【于SIMT架构的存储系统, 其主要包含存储控制器、数据缓存(cache)和指令缓存等设备.该设计使用可综合的Verilog HDL语言实现其硬件电路, 同时搭建基于FPGA的验证平台对存储系统进行功能验证.在Xilinx公司的FPGA芯片xcvu440-flga-2892-2-e上综合最大时钟频率可达到285 MHz.通过各方面验证, 表明所设计的存储系统满足系统要求.

针对现有的自然场景文本检测算法准确率尚未理想的问题, 提出了一种基于改进型卷积神经网络和行特征的文本检测方法.首先, 采用增强的最大稳定极值区域(MSER)提取图像的连通分量, 并应用剪枝方法来获取孤◆立的连通区域; 其次, 应用改进型卷积神经网络(CNN)对非字符区域进行消除, 获得候选字符区域; 然后, 提出基于行特征构建多方向候选文本行的算法, 用于检测任意定向和弯曲的场景文本; 最后, 应用C4.5决策树算法对候选文本行进行分类.该算法在ICDAR2013、ICDAR2015和MSER-TD500数据集上进行实验, 实验结果表明▲, 该算法能显著提高自然场景文本检测的准确率和召回率, 且适用于任意方向、语言和字体的文本.

FPGA已广泛用于卷积神经网络的硬件加速器的实现.本文设计了一种基于FPGA的卷积神经网络加速器.主要利用卷积神经网络中固有的并行性来减少实∩时嵌入式应用所需带宽ω　与资源使用, 并将其在有限资源的ZC706开发板上实现, 结果显示, 在150 MHz的工作频率下, FPGA的峰值运算速度达到0.54 GOP/s, 且功耗很小.

为了提高无线传感器网络(wireless sensor network, WSN)的可靠性、稳健性、减少错误及¤冗余信息的传输, 提出了一种基于邻里支持度的动态分簇BP(Back Propagation)神经★网络数据融合算法(Neighborhood-SupportBack-Propagation NetworksData Aggregation, NBNDA).其中动态分簇以及簇首的选择基于邻里支持度的大小以及节点的剩余能量等.同时, 为了减少WSN中的通信量, 在簇首处使用三层神经网络进行监测数据的特征提取, 然后将特征值发送至汇聚节点.仿真实验表明, 与LEACH协议相比, 本文算法不仅能够提高WSN的可靠性和稳︾健性, 又能减少数据冗余, 延长网络寿命.

在传统的概率矩阵分解算法基础上, 考虑交互行为的时效性建立用户影响力模型, 并结合静态关注关系, 提出了基于联合概率矩阵分解的微博关注推荐算法(UPMFF-L).在使用scrapy爬取新浪微博得到的数据集上的实验结果表明, 与NMF、PMF和SoRec算法相比, UPMFF-L算法在不同数据密々度下的F1-Measure平均提升了11.82%.

当前无线通信网络安全风险预↑测模型存在误差大, 预测耗时长等缺陷, 为了提高无█线通信网络安全风险预测精度, 加快无线通信网络安全风险预测速度, 提出了基于大数据分析技术的无线通信网络安全风险预测模型.首先采集无线通信网络安全风险预测历史数据, 然后采用大数据分析技术建立无线通信网络安全风险预测模型, 最后进行时了无线通信网络安全风险预测仿真实验, 结果表明, 本文模型的无线通信网络安全风险预测精度高, 预测误差远远小于其它无线通信网络安全风险预测模型, 加快了无线通信网络安全风险预测速度.

文章在分析高校信息化发展及数字校园、智慧校园建设过程中数据共享和交换技术存在的主要问题基础上, 结合目前高校信息化过程中教学、科研及管理实际业务需求, 提出了以分布式数据服务、分布式数据交换和集中任务调度为核心的※数据共享和交换DAAS平台整体架构, 并对其关键技术进行了详细论述.通过该平台可以较好地解决目前高校集中式数据共享交换造成负载压力急增, 服务效率下【降的问题.