传统的卷积神经网络在训练和识别阶段通常都需要用高能耗的GPU，无法应用到需要小型低功耗设备的移动应用场景中.本文设计了一种用于识别∴手写体的数字脉冲卷积神经网络神经形态硬◤件VLSI架构，根据脉冲神经网络设计的神经形态硬件ζ系统只有在有输入脉冲到来时硬件才会◣进行相应处理，从∩而能达到很低的能耗.在识别MNIST数据集时，卷积神经网络识别精度为99.0%，使用该神经形态硬件的识别精度能达到98.46%.相比于相同硬件结构的传统卷积神经网络，平均能耗大大降低.

基于多核的模糊聚类(MKFC)是当前聚类领域的最新热点，但是其很难通过人工方式确定在组合中核函数权重大小，并更好地调整所使用的不同内核函数的权卐重比.为了解※决以上问题，设计了自动称量MKFC算法的提▃案.首先，给出了该算法目标函数※的核心公式及其内在思想；其次，给出了Mercer核函数及多核距离的计算方法；然后给出了核函数权重的自动计算模式，由此形成了所提算法的流程；最后，在8个UCI数据库中进行测试，凭借与5种算法的分析对比，发现所提算↙法是较为理想的聚类方法.

连续相位调制(CPM)由于其高频谱效率而被广泛应用于数字』通信系统.根据调制参数的不〗同，连续相位调制对应一大类调制方式.针对射频调制系统实现复杂，可移植」性差的问题，设计了▼一种基于AD9364射频捷变收发器的通用CPM射频调制系统.首先根据CPM信号表达式完成基带信号调制设计，包括累加相位单元和相关相位单元；再通过AD9364直接上变频，完成『包括插值滤波、频谱搬移等一系列】转换过程.最后经测试验ξ证，所设计的CPM射频调制⊙系统频谱利用率高，复杂度低，且具有较好的通用性.

基于BCD工艺，设计了一种用于智能高边功率开关的新¤型开态负载开路检测电路.采用双重判决电︽路，解决了传统检测方法所带来的额外电压降和小电流检测误差太大ξ　的问题，提高了负载开路检测的精度和可靠性，且能实现1 mA~10 mA的低阈值电流检测.Cadence Spectre仿真表明，在开路︾检测阈值电流为3 mA的情况下，检测精度达98%；在电源电压为24 V的情况下，电荷泵输出①电压为27.67 V，充电时间为16.89 μs，放电◣时间为20.3 μs，此智能高边功率电路开关时间远＠ 远小于英飞凌同类型产品100 μs左右的开关时间.

双曲正切函数(Tanh)在神经网络中经常被用作激活◣函数，而其非线性的特点◣导致难以用硬件电路直接计算实现.为了快速有效的实现Tanh函数，提出采用DCORDIC(Differential Coordinate Rotation Digital Computer)算法在不同模式下实现双曲正弦、双曲余弦函数和除法运算，并在设计中增加选择模块扩█大输入数据的范围，最终↑设计实现的Tanh计算∴核具有超长流水线，当迭代次数为13时，计算误差在2^-8以内.与现有的硬件实现方式相比，本文的实现方式具有更小的误差、更高的运算速度和更大的吞吐率

为提升无线通信终端中射频模组的集成度、降低终端的实现成√本，基于0.18 μm CMOS工艺设计了一款2.4 GHz射频前端芯片，片上集成射频功率放大器(PA)、射频低噪←声放大器(LNA)、射频开关、基准源电路及数字控制电路，PA和LNA的阻№抗匹配网络均采用片上元件实现.测试结果显示，接收模式ㄨ下，芯片的增益为11.2 dB，输入\输出回波损耗分别为-5.8 dB及-21.1 dB，IIP3为3.9 dBm；发射模式下，芯片增益达26.8 dB，输入\输出回波损耗分别为-21 dB及-14.2 dB，输出1 dB压缩点为23.5 dBm，峰值PAE达24%.本芯片◆对于2.4 GHz ISM频段通信系统具备一定的应用价值.

针对具有1 nF传感电容△和5 μA平均幅度的随机电流脉冲的核探测器，设计了一种基于跨阻放大器(TIA)的模拟前端.核心放大器采用单端折叠共源共栅结构提高带宽和速度，采用增益增强(gain-boosted)技术以满足高增益的要求.模拟前』端基于SMIC 40 nm CMOS工艺设计实现，仿真结果表明，核心放大器在电源电压1.1 V下，增益带宽积为2.2 GHz，增益为72.3 dB, 模拟前端在闭环增益为500 Ω和1 nF传Ψ 感电容时，可以实现22 MHz的闭环带宽，模拟前端的总功耗为3.2 mW.

介绍了一种新型电压基准电路，通过引入高阶温度补偿和电源预调整结构，提高了基准电压精度.电路采用BCD工艺仿真，在-20~125℃温度范围内，输↓出电压的温度系数为1.4 ppm/℃；3 V到40 V的范围内，电源电压引起的基准电压♀变化率为0.000 66%.本文设计的电压基准电路特别适用于宽电源电压输入，且对精度要求高的应用.

为了解决传统办案方式】可能引起的“类案不同判”等问题, 以及满足当事人查找预览与自身情况相似裁判文书的需求, 本文提出了一种基于多模态特征融合的裁判文书推荐方法, 学习高层次的裁判文书多模态融合特征表示, 进而实现相似裁判文书推荐.该方法主要包括预处理㊣、特征提取、特征融合和文书推荐四个阶段.实验结果表明♀, 与只利用单一模态特征以及简单串联多模态特征的方法相比, 利用本文方法学习到的多模态融合特征进行裁判文书推荐, 推荐结果的准确率、召回率和综合评价指标(F₁值)均有显著提高.说明本文提出的多模态特征融合方法对于推荐任务更加有效, 体现了算法的优越性.

基于敏捷开发模式的回归测试, 面临快速交付的问题.为此, 提出一种动态回归测试排序算法：首先, 将回归测试用例分为新功能测试用例和原功能测试用例; 采用不同算法, 分析需求№与模块以及模块与测试用例之间映射关系, 完成新功能测试用例排序; 结合原有排序, 分析新功能对原功能的影响, 以及测试用例的历史执行信息, 完成原功能测试用例排序.在测试序列执行过程中动态调整用例优先级.最后, 使用Google公开数据集进◇行实验, 验证算法的有效性, 实验结果显示平均∑　APFD值达到98.08%.

为了增强可信计算应用中可信平台模块(Trusted Platform Module, TPM)的安全性，设计并实现了支持双有限域的椭圆曲线密码协处理器.核心点乘运算●采用倍点-点加算法，既减小了芯片的面积⌒又保证了运算速度；通过对移〗位寄存器的复用，以及结合相乘和约减过程，大幅改善模乘算法的运算效率；将模逆算法中计算(x^-1)modp改进为(y*x^-1)modp，减少了逆运算后的额外模乘运算，降低了实现的复杂度.利用SystemC对算〓法进行建模，并与RTL电路相配合进行自动仿真，验证了改进算法电路的正确性，提高验证效率并大大减少研发周期.

现有星载存储系统面临诸如性能容量不能满足新卫星应用需求、扩展性差以及主备份系统冗余方式带来成本和体积重量倍增等问题.本文通过回顾星载存储系统介质〓应用历史, 结合一些⊙新发射卫星的数据存储技术探索, 同时借鉴通用存储领域的技术成果, 综述了发展宇航用高可靠SSD控制器技术以及星载存储阵列控制技术的必要性.新的存储系统架构以多级冗余容错机制取代现有的主备份冗余方式, 在降低成本及系统体积重量的情况下, 能够提供更高的可】靠性.而可配置化的容量、性能〇扩展方式, 能够满足从几①十G bit到几千T bit的高跨度存储需求.

设计了一款适用于生物电信号采集的低功耗10 bit分辨率、40 KS/s采样率的逐次逼近型模数转换器(SAR ADC).为了降低电容阵列的切换▲功耗, 提出了一种新型混合型电容切换方式.该混合型电容切换方式将共模电平单调向下切换与基于共模电平的切换方式相结合, 有效地实现了电容阵列的低功耗切换.与传统共模电平不」变的电容切换方式相比, 采用了混合型电容●切换方式能够使电容切换Ψ耗能降低90.7%.与共模电平单调向下切换和基于共模电平切换相比, 该混合型电容切换∴方式也能够使电容切换耗能分别降低50.2%和25.3%.该款ADC采用TSMC 0.18μm CMOS工艺进行设计, 后仿真结果表明, 在40 KS/s采样速率, 输入为满量程接近奈奎斯特频率的正△弦信号下, 该款ADC可以得到9.6 bit有效位数(ENOB), 无杂散动▆态范围(SFDR)为73.2 dB, 总功耗为2.1 μW, 品质因数(FoM)为68 fJ/(Conv-step).

针对基于深度学习的极化SAR地物分类中存在的标注数据少且未能利用SAR极化分解特征的问题, 提出了一种基于极化分解和膨胀卷积的极化SAR地⊙物分类方法.在低ξ　采样率下训练基于像素分类的卷积神经网络(CNN), 将其卷积层参数ㄨ迁移到同结构的膨胀卷积网络(DCNN), 解决了⌒　膨胀卷积网络训练数据不足的问题; 然后将反应地物散射特性的极化分解特征与包含高维空间语义信息的膨胀卷积特︼征图进行联合, 使用联合特征构建随机森林(RF)进行分类.实验表明, 特征图和极化分解的联合特征能够实现更为精确的』分类, 且由◆于引入膨胀卷积和随机森林, 算法具有很高的实时性.

多自由度机器人受到环境突变性以及自身构件扰动的影响, 导致控∩制失稳.为了提高多自由度机器ω人的稳定性, 提出基于误差反馈融合跟踪的多自由度机器人闭环控制方法.构⌒建多自由度机器人惯性跟踪的参数辨识模型, 结合多因素约束参数融合方法进行多自由度机器人的驱动机构部件柔性控制, 建立机器人惯性误差反馈的自适应控制律, 构√建机器人的受力参数优化分析模型和动力学模型, 结合误差反馈自适应修Ψ 正和惯性补偿方法进行多ω　自由度机器人闭环控制过程中的参数自适应寻优, 根据参数寻优结果进行机器人的位姿自适应调整, 实现机器人的稳定性控制.仿真结果表明, 采用该方法进行多自由度机器人控制的※误差较小, 控制稳定性和鲁棒性较强, 可以快速收敛到稳定状态.

随着集成电路制造技术的发展, 寄存器和SRAM等存储单元在空间辐射▽环境中越来越容易受到单粒子翻转(SEU)效应的影响.传统抗SEU加固方法分∞为工艺加固和设计加固】, 前者依赖于工艺平台, 难度大、周期长, 后者仅针对芯片内部特定SEU敏感单元.通过提出一种针对通用总线控制器的芯片级抗SEU加固设计方法, 采用冗余编码和刷新技▼术, 可以进一步提高芯片的抗SEU能力; 通过划分影响域和添」加中断源, 便于定【位芯片中SEU敏感位置, 从≡而有利于片内刷新操作和后续设计优化.实验结果表明, 与传统的辐射加固方法相比, 新方法具有更高的辐射可靠性和容错能力.