在处理深度神经网络这∞类数据密集型应用◥的过程中，处理器和存储※器间大量数据的频繁传输会造成严重的性能损耗和能量消耗，也是当前冯·诺伊曼架构最大①的瓶颈.针对传统冯·诺伊曼体系架构的局限性，基于SRAM的存内计算技术将运算单元集成到内存中，支持数据的即存即算，彻底突破了冯·诺伊曼瓶颈，有望成为新』一代智能计算架构.本∮文从体系结构的角度阐明了冯·诺伊曼架构所引起的“功耗墙”和“存储墙”问题，并给出了存内计算技术的兴起原因.文章围绕近◆几年国内外关于SRAM存内计算架构的研究，以其中几种经典架构为例描述了各类SRAM存内计算的工作机理、优缺点及意义，并从器件级㊣、电路级和架构级的角度分别概述了目前关于SRAM存内计算技术的关键影响因素.SRAM存内计↑算技术潜力巨大，用途广泛，将会给机器学习应用，图计算应用和基因工程提供高效低能耗的系统结构支持，最后展望了未来几年内SRAM存内计算技术在器件、电路和架构方面的发展情况.

针对目标跟踪算法在运动目标中存在的背景干扰和鲁棒性问题『，提出一种基于Siamese RPN++改进的非对称残差注意网络算法.通过在模板分支对应的网络中添加非对称残差注意力结构，从而提取出⊙采样图像的共同特征，形成较为稳定的△目标轮廓，解决了目标运动背景发生变化的问题；采用自适应权值更新的方法融合不同区域候选网络模块输出的特征，得到更为鲁棒性的尺度变化特征表达，解决了目标形变的问题.实验结果表明：提出的改进算法在具有挑战的跟踪测试视频上取得了良好的跟踪精度，且具有较好的鲁棒性，能够较好』地应对运动背景变化、尺度变化□　等问题.

针对高光谱数据样本标签标注困难问题，以及多数特征提取算法仅考虑光谱特征信息，而忽略了空间信息的问题.提出了一种在无监督场景下的空谱协同竞争保持图嵌入(SCPGE)高光谱〖图像特征提取方法.利用协同表示揭示全局流形结构，配合基于空●间近邻信息和光谱近邻信息的局部约束特性来计算出该像元的表示系☉数，继而利用表示系数矩阵构建图的权重矩阵，通过施加正则项的图嵌入目标函数获得最佳投影矩阵.在公开的数据♀集Indian Pines和Salina数据集上验证表明，所提算法与其它同类算法具有较优的结果.

为了提高测量矩阵的性能，提出了一种基于异或混合混沌序列的测量矩阵构造算法.基于Chebyshev混沌映射和≡改进型Logistic混沌映射，提出了一种混合混沌映射的数学模型，采用门槛函数法对实值混沌序列进行二值量化，将实值的混沌序列转化为二进制混沌序列；然后通过异或的方式将两种二进制混沌序列结合起来得到混合混沌序列，最后将该混合混沌序列采用循环移位的方式构造成压缩感知测量矩阵.实验结果表明：该算法构造的测量矩阵的重构成功率得到【了提高，当压缩▲比小于0.4时，PSNR提升了大约12 dB.

针对长期目标跟踪过程中极易出现的目标漂移导致跟踪失败的问题，在空间正则化相关※滤波算法的基础上，提出一▂种基于双检测器系统的长期目标跟踪算法.为了适应不同的跟踪场景，增加模型◤鲁棒性，加入SVM检测器和孪生网络检测器，并选择较为高效的SVM检测器作为主检测器；只有当主检测器检测失败时，才启动精度更高的孪生网络检测器检测目标，通过两个检测器的协同工作可以对当前图像进行高⊙质量的重新检测.同时，本算々法中加入自适应空间正则化项，可以有效抑制边界效应的影响；并采用交替方向乘子法对目标函数进行优化，降低计算复杂度◣以节约运行时间.本文算法在OTB-2013和OTB-2015两个数据集上进行测试，结果表明：本文算法在多种特△性上都有较强的鲁棒性，特别是在进行长视频序列的跟踪时，比基础算法在跟踪距离精ξ　度和成功率上分别提高】了12.9%和6.2%.

针对←立体匹配中传统Census变换窗口中心点易受外界环境影响以及部分深度不连续区域ω　匹配精度较低的问题，提出了一种基于改进的Census变换和传播滤波的立体匹配算法.在初始匹配代价计算中□　将改进的Census变换与颜色，梯度代价进行⊙融合；同时在代价聚合阶段引入传播滤波来保持视差空间图像△边缘，不受传统局部算法窗口大小的影响；然后在视差处理部分采用“胜者为王”算法进行初始视差计算；在后面的视差优化部分采○用左右一致性检测和中值滤波的方法来获得最终的视差图.在Middleburry上的测试实验表明：与传统的Census算法相比，本文算法匹配精度明●显提高，且具有良好的实时性和很好的稳健性.

为评价星载∮JPEG-LS压缩算法对图像质量的影响，并为在轨压缩比的设置提供技术支撑，以高分多模卫〗星的应用为背景，从典型场景数☆据的压缩质量客观评价及典型任务的应用效果两方面构建图像压缩评测模型.通过对压缩前后＠图像质量的二维失真度、光谱失真度、空间失真度等客观指标的分析，以及对图像分类、目标检测、特征提取与匹配等典型应用效果的比较，为压缩算法对图像质量的影响提供客观性指标统计数据及应用性效果对比数据支撑，证实该算法可满足用户需求.同时〓为用户具体应用需求提供了建议，也为在轨影像数据市场的合理化分配与拓展提供了支持.

面向个性化约束的空间关键词查▓询是数据库查询领域的热点问题，其中快速性和匹配性是衡量此类查询优劣▅的核心问题.传统空间关键词范围查询无法匹配除地理位置和关键词信息以外的带有个性化约⊙束条件下的查询，且大多数二维空间下的ㄨ索引结构的构建更新速度和查询效率较低.针对上述〇问题，提出了一种带否定关键词约束(即用户不喜欢的≡关键词)的查询模式.采用Geohash字符串表示兴趣▲点对象，对字符串排序后构建①B+树作为二叉树№的叶节点，通过二叉树过滤带否定关键词的对象，构建了基于Geohash的混合索引结构BGIB-Tree.在此基㊣础上，依靠Geohash编码的递归性，设计了前缀匹配●搜索算法.以区域编码和对象编码前缀匹配为剪枝策略，快速找到满足空间约束的兴趣点，最后在倒排索引中双向搜索即可完成查询.通过与IR-Tree和BIR-Tree对比，在真实数据集上对BGIB-Tree的构建时间与相关参数对查询算法的影响→做出验证，实验证明结果表明在索引构建时间上减少30%，算法查ξ询效率提高29%.

针对现有算法在处理海量数据集时处理效率低的问题，提出一种¤基于邻域搜索的在线特征选择(neighborhood search for online feature selection, NSOFS)并行大数据分类方法.在Map阶段，将大数据集进行分块，针对动态未知特征空间，通过萤火╳虫算法和模拟退火算法的优化，对于在线特征进行邻域搜索，选择最佳特征集，将获得︾的特征集作为Reduce阶段ξ输入特征，然后使用内核支持向量机(Kernel Support Vector Machine, KSVM)对数据分类.实验结果表明：所提方法在精确♀率、召回率、F值和时间等性能方面◣优于其他现有方法.

飞管计算机作为空天飞机关键电子产品，全程参与飞行器的飞行控制.针对其强实时性、高可靠性、抗辐照、长寿命的特点，提出了一种结合自检测(BIT)技术、当班表决技术的可变冗余架构四余度计算机技术，可以通过故ω障检测、自恢复、当班权︼控制、多模表决等技术实现不同的冗余架构管理.结合工程实▆践，从飞管计算机的系统架构出发，分析了两种四余度架构模式；通过自检测技术快速进行故障检测和定位，进而利用当班表决实现四余度的升降级管理与重构.通过建立可靠性》模型进行分析，四模并联模式5年(约4.5万小时)的可靠度高达0.995.该技术已成功应用于某天地往返飞行器.

为了进一步提高浮点乘法器的性能，缩短浮点乘法器关键路径延时，提出∑了一种基于新型4-2压缩器和5-2压缩器的混合压缩结构.在Xillinx的xc7a35tcsg324开发板上，基于▅该结构实现了IEEE754标准的32位浮点乘法器.相较于现有〓的压缩方式，提出的新型压缩结构相较于现有的压缩方式，所使用的LUT资源减少了45，关键路径延时减少了0.004 ns.与传统浮点乘法器相比，关键路径延时由6.022 ns缩短至4.673 ns，提升了浮点乘法器的运算╱性能.

量子点元胞自动机(QCA)被认为是克服传统CMOS局限性的一种极有前景的解⊙决方案.近年来，QCA电路的自动化设计工具的开发越来越受到研究者的关注，布局和布线算法则是其中至关重要的一环.算法设计的关键问题是时钟●方案和时钟同步性约→束.本文提出了一种门级布局和布线算法，在时钟方案约束的布局区域内预先计算和缓存路径信息，并应用深度优先搜索策略搜索正确的电路布局布线结果.该算法采用C ++编程语言实』现，仿真结果验证了算法的正确性.

二值化神经网络(Binary Neural Network, BNN)具有单比特数据位宽的特点，可以很好地解决传统卷积神经网络中存在大量数据量以及计算量的问题.为★了进一步加速BNN的正向推导并降低所需功耗，提出一种基于FPGA的完全二值化卷积神经网络加速器，其中输入图片以及边缘填充都进行了二值化处理，并且通过分时重用行卷积查找表的方式跳过其中的冗余计算.在Xilinx的ZCU102 FPGA开发板上对所设计的加速器进行评估，结果表明加速器的运算速度可以达到3.1 TOP/s，并且可以达到144.2 GOPS/KLUT的①资源效率转换比以及3 507.8 GOPS/W的∏能效转换比.

为了解决超高速无采保流水线型ADC中比较器失调(包含孔径误差与静态比较器失调)对整体性能的影响问题，本文提出了一种后台数字校准方法.该方法通过在数字域对输◣出余差进行◣统计完成误差的检测，并在模拟域调节校准DAC完成误差的校准.校准基于余差均值之差和极值之和，分别对孔径误差和静态比较器失调进行迭代提取，避免了来自其他非理想因素的影响，提高了高频信号下ADC整体性能，有效提高了校准的↓稳定性.该方法应用于一款2.5 GS/s 12 bit ADC中，并基于FPGA进行实现.根据实际测试结果在输入Ψ 信号频率为1.913 GHz时，校准后SNDR提高了8 dB.该校准方法降低了无采保流水线型ADC的设计难度和模拟电路的设计压力，为更高速、低功耗ADC设计提供了参考.

设计了一款↑面向MEMS陀螺仪检测√应用的两级电容-电压转换电路.电路采用输入共模反馈技术，降低了寄生电容和增益↓电容引起的输入共模电压漂移；同时结合相关双采样、补偿电容与保持电容技术，实现了两步逼近的电压输出，降低了卐增益误差，提高了输出信号频率和精度.电路采用SMIC 0.18 μm 1P6M工艺进行实现.后仿真结果表明：电源电压3.3 V，在500 kHz采样时钟频率下，最大处理信号频率20 kHz，电容-电压灵敏度为12.4 mV/fF；在100 Hz带宽内输出信号动态范围为62.3 dB，平均功耗3.85 mW。

为了分析神经元电路耦合同步对噪声的抑制作用，构建了COMS神经元电路的耦合网络，借助Hspice工具对噪声干扰环境下神经元电路耦合网络的同步放电行为进行仿真.结果表明：单个神经元电路的放电频率受噪声影响较大，而多个神经元电路耦合同步可以抑制噪声干扰，恢复原有的放电频率.因此，利用多个神经元电路的同步放电行为对输入信号进行编码，能够实现可靠的信息编码.